Full Adder är adderaren som lägger till tre ingångar och producerar två utgångar. De två första ingångarna är A och B och den tredje ingången är en ingångsöverföring som C-IN. Utgångsöverföringen betecknas som C-OUT och den normala utgången betecknas som S, vilket är SUM. C-OUT är också känd som majoriteten 1:s detektor, vars utgång blir hög när mer än en ingång är hög. En full adderlogik är utformad på ett sådant sätt att den kan ta åtta ingångar tillsammans för att skapa en byte bred adderare och kaskadera överföringsbiten från en adderare till en annan. vi använder en heladderare eftersom när en inlämningsbit är tillgänglig måste en annan 1-bits adderare användas eftersom en 1-bitars halvadderare inte tar en inlämningsbit. En 1-bitars fulladderare lägger till tre operander och genererar 2-bitars resultat.

Fullständig Adder Sanningstabell:

Logiskt uttryck för SUM: = A' B' C-IN + A' B C-IN' + A B' C-IN' + A B C-IN = C-IN (A' B' + A B) + C-IN' (A' B + A B') = C-IN XOR (A XOR B) = (1,2,4,7)

Logiskt uttryck för C-OUT: = A’ B C-IN + A B’ C-IN + A B C-IN’ + A B C-IN = A B + B C-IN + A C-IN = (3,5,6,7)

En annan form i vilken C-OUT kan implementeras: = A B + A C-IN + B C-IN (A + A') = A B C-IN + A B + A C-IN + A' B C-IN = A B (1 +C-IN) + A C- IN + A' B C-IN = A B + A C-IN + A' B C-IN = A B + A C-IN (B + B') + A' B C-IN = A B C-IN + A B + A B' C-IN + A' B C-IN = A B (C-IN + 1) + A B' C-IN + A' B C-IN = A B + A B' C-IN + A' B C -IN = AB + C-IN (A' B + A B')

Därför COUT = AB + C-IN (A EX – ELLER B)

Full Adder logikkrets.

Implementering av Full Adder med Half Adders:

2 halvadderare och en ELLER-grind krävs för att implementera en full adderare.

Med denna logiska krets kan två bitar adderas tillsammans, ta en överföring från nästa lägre storleksordning och skicka en överföring till nästa högre storleksordning.

Implementering av Full Adder med hjälp av NAND-grindar: Implementering av Full Adder med NOR-grindar:

Totalt 9 NOR-grindar krävs för att implementera en Full Adder. I det logiska uttrycket ovan skulle man känna igen de logiska uttrycken för en 1-bitars halvadderare. En 1-bits fulladderare kan åstadkommas genom att kaskadkoppla två 1-bitars halvadderare.

Fördelar och nackdelar med Full Adder i digital logik

Fördelar med Full Adder i digital logik:

1. Flexibilitet: En hel orm kan lägga till tre informationsbitar, vilket gör den mer flexibel än en halv huggorm. Den kan likaså användas för att lägga till flerbitars nummer genom att binda samman olika fulladderare.

2. Bärinformation: Den fulla huggormen har en överföringsingång som gör att den kan utföra expansion av flerbitars nummer och koppla ihop olika adderare.

3. Hastighet: Den fulla ormen arbetar extremt snabbt, vilket gör den rimlig att använda i snabba datoriserade kretsar.

Nackdelar med Full Adder i digital logik:

1.Komplexitet: Den fulla ormen är mer häpnadsväckande än en halv huggorm och kräver fler delar som XOR, AND, eller potentiellt entréer. Det är också mer utmanande att genomföra och planera.

2. Uppskjuten förökning: Hela huggormskretsen har en spridningsfördröjning, vilket är den tid det tar för resultatet att ändras i ljuset av en justering av infon. Detta kan orsaka tidsproblem i datoriserade kretsar, särskilt i snabba ramverk.

Tillämpning av Full Adder i digital logik:

1.Aritmetiska kretsar: Full adderare används i matematiska kretsar för att lägga till tvåfaldiga tal. Vid den tidpunkt då olika fullständiga adderare är associerade i en kedja, kan de lägga till flerbitsparade nummer.

vad är awt

2. Datahantering: Fulla adderare används i informationshanteringsapplikationer som avancerad signalhantering, informationskryptering och felkorrigering.

3. Räknare: Fulla adderare används i räknare för att addera eller minska antalet med ett.

4.Multiplexer och demultiplexer: Fullständiga adderare används i multiplexorer och demultiplexrar för att välja och kursinformation.

5. Minne tenderar att: Fulla adderare används i minnesadresseringskretsar för att producera platsen för ett speciellt minnesområde.

6.ALU:er: Full adderare är en grundläggande del av Number jonglering Rationale Units (ALU) som används i chip och datoriserade signalprocessorer.