I SR NAND Gate Bistabil kretsen är det odefinierade ingångsvillkoret SET = '0' och RESET = '0' förbjudet. Det är nackdelen med SR flip flop. Detta tillstånd:
- Åsidosätt återkopplingens låsfunktion.
- Tvinga båda utgångarna att vara 1.
- Tappa kontrollen av ingången, som först går till 1, och den andra ingången förblir '0' med vilken det resulterande tillståndet för spärren styrs.
Vi behöver en växelriktare för att förhindra att detta händer. Vi ansluter växelriktaren mellan Set- och Reset-ingångarna för att producera en annan typ av vippkrets som kallas D flip flop , Delay flip flop, D-typ Bistabil, D-typ flip flop.
singeldesign
D flip flop är den viktigaste flip flop från andra klockade typer. Den säkerställer att samtidigt, båda ingångarna, dvs S och R, aldrig är lika med 1. Fördröjningsvippan är designad med en gated SR flip-flop med en växelriktare ansluten mellan ingångarna som möjliggör en enda ingång D(Data).
Denna enstaka dataingång, som är märkt som 'D' används istället för 'Set'-ingången och för den kompletterande 'Reset'-ingången, används omriktaren. Sålunda är den nivåkänsliga D-typ eller D-vippan konstruerad av en nivåkänslig SR-vippa.
Så här S=D och R= ~D (komplement till D)
Blockdiagram
Kretsdiagram
Vi vet att SR-vippan kräver två ingångar, dvs en för att 'STÄLLA' utgången och en annan för att 'ÅTERSTÄLLA' utgången. Genom att använda en växelriktare kan vi ställa in och återställa utgångarna med endast en ingång då de två insignalerna nu kompletterar varandra. I SR flip flop, när båda ingångarna är 0, är det tillståndet inte längre möjligt. Det är en tvetydighet som tas bort av komplementet i D-flip flop.
I D-vippa kallas den enda ingången 'D' till som 'Data'-ingången. När dataingången är inställd på 1, skulle vippan ställas in, och när den är inställd på 0, skulle vippan ändras och återställas. Detta skulle emellertid vara meningslöst eftersom utsignalen från vippan alltid skulle ändras vid varje puls som appliceras på denna dataingång.
Ingången 'CLOCK' eller 'ENABLE' används för att undvika detta för att isolera datainmatningen från vippans låskrets. När klockingången är inställd på sann, kopieras D-ingångsvillkoret endast till utgången Q. Detta utgör grunden för en annan sekventiell enhet som kallas D Flip Flop .
När klockingången är inställd på 1, är 'set' och 'reset' ingångarna på vippan båda inställda på 1. Så den kommer inte att ändra tillståndet och lagra data som finns på dess utgång innan klockövergången inträffade. Med enkla ord är utgången 'låst' vid antingen 0 eller 1.
system.out.println
Sanningstabell för flip flop av D-typ
Symbolerna ↓ och ↑ anger riktningen för klockpulsen. Flip-flop av D-typ antog dessa symboler som kantutlösare.