SR-vippan är en 1-bitars bistabil enhet med två ingångar, dvs SET och RESET. SET-ingången 'S' ställer in enheten eller producerar utgång 1, och RESET-ingången 'R' återställer enheten eller producerar utgången 0. SET- och RESET-ingångarna är märkta som S och R , respektive.

SR flip flop står för 'Set-Reset' flip flop. Återställningsingången används för att få tillbaka vippan till dess ursprungliga tillstånd från det nuvarande tillståndet med en utgång 'Q'. Denna utgång beror på inställnings- och återställningsvillkoren, som antingen är på den logiska nivån '0' eller '1'.

NAND-grinden SR-vippa är en grundläggande vippa som ger återkoppling från båda dess utgångar tillbaka till sin motsatta ingång. Denna krets används för att lagra den enskilda databiten i minneskretsen. Så, SR-vippan har totalt tre ingångar, dvs 'S' och 'R', och strömutgången 'Q'. Denna utgång 'Q' är relaterad till den aktuella historiken eller tillståndet. Termen 'vippa' hänför sig till den faktiska driften av anordningen, eftersom den kan 'vändas' till ett logiskt inställningstillstånd eller 'floppas' tillbaka till det motsatta logiska återställningstillståndet.

NAND Gate SR flip-flop

Vi kan implementera set-reset-vippan genom att koppla två korskopplade NAND-grindar med 2 ingångar. I SR-vippkretsen, från varje utgång till en av de andra NAND-grindingångarna, är återkoppling ansluten. Så enheten har två ingångar, d.v.s. Set 'S' och Reset 'R' med två utgångar Q respektive Q. Nedan finns blockschemat och kretsschemat för S-R-vippan.

Blockdiagram:

Kretsdiagram:

Det inställda tillståndet

I diagrammet ovan, när ingången R är inställd på falsk eller 0 och ingången S är satt till sann eller 1, har NAND-grinden Y en ingång 0, som kommer att producera utgången Q'1. Värdet på Q' är tonade till NAND-grinden 'X' som ingång 'A', och nu är båda ingångarna på NAND-grinden 'X' 1(S=A=1), vilket kommer att producera utgången 'Q' 0.

Om nu ingången R ändras till 1 med 'S' kvar 1, är ingångarna för NAND-grinden 'Y' R=1 och B=0. Här är en av ingångarna också 0, så utgången från Q' är 1. Så vippakretsen är inställd eller låst med Q=0 och Q'=1.

Återställ tillstånd

Utsignalen Q' är 0 och utgången Q är 1 i det andra stabila tillståndet. Den ges av R =1 och S = 0. En av ingångarna till NAND-grinden 'X' är 0, och dess utgång Q är 1. Utgången Q tonas till NAND-grinden Y som ingång B. Så både ingångarna till NAND-grind OCH sätts till 1, därför är Q' = 0.

Om nu ingången S ändras till 0 med 'R' kvar 1, kommer utgången Q' att vara 0 och det finns ingen förändring i tillståndet. Så, återställningstillståndet för vippkretsen har låsts, och inställnings-/återställningsåtgärderna definieras i följande sanningstabell:

Från sanningstabellen ovan kan vi se att när inställda 'S' och återställda 'R'-ingångar är satta till 1, kommer utgångarna Q och Q' att vara antingen 1 eller 0. Dessa utgångar beror på ingångstillståndet S eller R före ingångsvillkoret existerar. Så när ingångarna är 1 förblir utgångarnas tillstånd oförändrade.

Tillståndet där båda ingångarnas tillstånd är satta till 0 behandlas som ogiltigt och måste undvikas.