I T-flip-flop definierar 'T' termen 'Toggle'. I SR flip flop , tillhandahåller vi bara en enda ingång som kallas 'Toggle' eller 'Trigger'-ingång för att undvika ett mellanliggande tillstånd. Nu fungerar denna flip-flop som en växlingsbrytare. Nästa utgångstillstånd ändras med komplementet till det aktuella utgångsläget. Denna process är känd som 'växling''.

Vi kan konstruera 'T Flip Flop' genom att göra ändringar i 'JK Flip Flop'. 'T Flip Flop' har bara en ingång, som är konstruerad genom att ansluta ingången till JK flip flop . Denna enda ingång kallas T. Med enkla ord kan vi konstruera 'T-vippan' genom att konvertera en 'JK-vippa'. Ibland kallas 'T Flip Flop' som enkel ingång 'JK Flip Flop'.

Blockschema för 'T-vippan' ges där T definierar 'växlingsingången' och CLK definierar klocksignalingången.

T flip flop krets

Det finns följande två metoder som används för att bilda 'T Flip Flop':

• Genom att koppla utgångsfeedbacken till ingången i 'SR Flip Flop'.
• Vi skickar utgången som vi får efter att ha utfört XOR-operationen av T och Q_FÖREGut som D-ingången i D Flip Flop.

Konstruktion

'T-vippan' är designad genom att skicka AND-grindens utgång som ingång till NOR-grinden på 'SR-vippan'. Ingångarna för 'OCH'-grindarna, det aktuella utgångstillståndet Q och dess komplement Q' sänds tillbaka till varje OCH-grind. Toggle-ingången skickas till OCH-grindarna som ingång. Dessa grindar är anslutna till Clock-signalen (CLK). I 'T-vippan' skickas ett pulståg av smala triggers som växlingsingång, vilket ändrar vippans utgångstillstånd. Kretsschemat för 'T Flip Flop' som använder 'SR Flip Flop' ges nedan:

'T Flip Flop' bildas med hjälp av 'D Flip Flop'. I D flip-flop, utgången efter att ha utfört XOR-operationen av T-ingången med utgången 'Q_FÖREG' skickas som D-ingång. Den logiska kretsen för 'T-Flip Flop' som använder 'D Flip Flop' ges nedan:

Den enklaste konstruktionen av en D Flip Flop är med JK Flip Flop. Båda ingångarna på 'JK Flip Flop' är anslutna som en enkel ingång T. Nedan är den logiska kretsen för T Flip Flop' som är bildad av 'JK Flip Flop':

Truth Table of T Flip Flop

Den övre NAND-grinden är aktiverad, och den nedre NAND-grinden är inaktiverad när utgången Q To är satt till 0. gör vippan i 'set state(Q=1)', triggern passerar S-ingången i vippan.

Den övre NAND-grinden är inaktiverad, och den nedre NAND-grinden är aktiverad när utgången Q är satt till 1. Triggern passerar R-ingången i vippan för att göra vippan i återställningstillstånd (Q=0).

T-Flip Flops funktioner

Nästa tillstånd för T-vippan liknar det nuvarande tillståndet när T-ingången är inställd på falsk eller 0.

• Om växlingsingången är inställd på 0 och det nuvarande tillståndet också är 0, blir nästa tillstånd 0.
• Om växlingsingången är inställd på 0 och det nuvarande tillståndet är 1, blir nästa tillstånd 1.

Nästa tillstånd för vippan är motsatt till det nuvarande tillståndet när vippingången är inställd på 1.

• Om växlingsingången är inställd på 1 och det nuvarande tillståndet är 0, blir nästa tillstånd 1.
• Om växlingsingången är inställd på 1 och det nuvarande tillståndet är 1, blir nästa tillstånd 0.

'T-vippan' växlas när set- och återställningsingångarna alternativt ändras av den inkommande triggern. 'T-vippan' kräver två triggers för att slutföra en hel cykel av den utgående vågformen. Frekvensen för utsignalen som produceras av 'T Flip Flop' är hälften av ingångsfrekvensen. 'T Flip Flop' fungerar som 'Frequency Divider Circuit'.

I 'T Flip Flop' definieras tillståndet vid en pålagd triggerpuls endast när det föregående tillståndet är definierat. Det är den största nackdelen med 'T Flip Flop'.

'T flip flop' kan designas från 'JK Flip Flop', 'SR Flip Flop' och 'D Flip Flop' eftersom 'T Flip Flop' inte är tillgänglig som IC. Blockschemat för 'T Flip Flop' med 'JK Flip Flop' ges nedan: